图案化先进的逻辑和内存芯片所需的计量中的突破

一条古老的商业管理公理断言“什么被测量,什么就被管理”。计量学当数据随时可用且一致时,对测量的科学研究是有效的。然而,在半导体领域并非总是如此。当你试图测量的东西发生了根本性的变化,计量不再有效时,会发生什么?如果你在面对无法解释的产量问题并开始落后之前,还没有发现计量方面的缺陷,那该怎么办?这些都是当今行业的大问题。

半导体生产是一个非常昂贵和复杂的努力。从研发到高批量制造的旅程实际上是一场比赛。在收入,市场份额和盈利能力方面,首先赢得竞争优势。Metrology一直对控制和完善芯片制作过程至关重要。然而,芯片结构现在如此小而复杂的是,我们测量的方式需要发展。

十字路口的图案控制

先进的芯片一次只构建一层,数十亿个单独的功能中的每一个都必须完美地形成图案并对齐,以创建具有最佳性能和功率特性的工作晶体管和互连。模式错误会影响上市时间,降低产量,最终减缓硅经济(见图1)。

图1:图案化挑战包括接触孔,线条和空间的临界尺寸(CD)以及边缘放置误差的变化。

随着工业从简单的2D芯片设计逐渐转向基于多模式和EUV的复杂3D设计,图案控制已经达到了一个拐点。半导体行业传统上用于测量对准度的光学覆盖工具和技术,对于当今领先的逻辑和存储芯片来说不够精确。

对准芯片的许多层所需的令人难以置信的精度进一步复杂于过程条件在处理室的不同区域中变化。这意味着所形成的每个管芯的图案将略有不同,这取决于管芯坐在晶片上的位置。因此,每层都不需要与其上方和下方完全对齐,这些对准需要在晶片上均匀地使得来自晶片产量的不同区域的装置具有良好的电气特性。

增加复杂性的是3D设备结构的本质,与平面设备相比,3D设备结构需要三倍的测量次数。较高的结构会在局部和层之间产生扭曲。而下一代全栅晶体管将需要更多的测量。

甚至一些经验丰富的行业观察者也可能感到惊讶,以得知用于控制Fabs中的覆盖物的光学计量系统没有测量所产生的设备所需的分辨率。相反,这些系统从代理目标中进行测量,这是与邻近的水平和垂直标记相邻,该模具可以帮助光学计量工具近似于所需的图案是否正确放置(参见图2)。

图2:今天的光学计量系统依赖于代理目标,它大约比实际的模上特征大10倍,以估计图案是否正确放置。

这种间接测量方法在2D缩放和单沉积和蚀刻图案中开发。过程工程师一直使用算法来补偿缺乏设备测量,但这种技术正在达到其精度的极限 - 以准确的对准误差的容差只是消失的时间。

计量在加速大批量生产过程和控制过程以避免偏差方面发挥着巨大作用。图案错误导致的成本从废弃的晶圆到低产量,再到工作正常但影响电源和性能的芯片的低价。

我们都希望解决这些问题。但你无法解决你无法衡量的东西。你无法衡量你看不到的东西。

走向解决方案

改善图形控制的一个解决方案是,从基于目标的近似转换为对整个晶圆上每个晶片内发生的情况的实际测量。

理想的方法会解决超过覆盖问题。它还将产生可用于诊断所涉及的所有过程技术中的任何问题的数据,从沉积和蚀刻到热量和CMP。跨晶圆采样进行大规模的能力将使流程工程师能够更快地发现和解决工艺变化问题,提高PPAC(功率,性能和面积成本)并加速“T”(时间来产生)。这些数据也可用于喂养人工智能发动机,例如应用的创新AI.十、™站台,进一步加快新材料和工艺技术的开发和商业应用。

在我的下一篇博客中,我将描述如何应用一个新的剧本来进行图案化控制,一个可以帮助芯片制造商更精确地测量他们的先进过程中发生的事情,以便他们能够更好地管理新芯片设计的发展,这将为该行业的未来奠定基础。请同时标记10月18日的日历,因为Applied将主办2021年奥运会过程控制与应用™ 硕士班,我们将讨论我们在过程控制中的最新创新。

收到收件箱中的更新!

现在订阅

想参加讨论吗?

添加新注释:*

你也可以填写这个类型请直接与我们联系,我们会尽快回复您。