DRAM扩展需要新的材料工程解决方案

随着物联网(IoT)、自动驾驶汽车和5G连接增加了更多设备,数据呈指数级增长,对低成本、高密度DRAM的需求从未如此之大,这进一步加剧了边缘和云计算基础设施的压力。据估计,到2030年,物联网设备总数将达到5000亿,每年产生1兆字节的数据——10的24次方字节。

数据的价值来自于对数据的处理,越来越多地通过使用人工智能来获得可操作的见解。这需要价格合理的高性能DRAM,而且需要大量的DRAM。DRAM制造商正在竞相克服一些物理限制,如果不解决这些限制,将影响DRAM的性能、功耗、面积和成本。本博客将探讨进一步扩展电容器和外围电路的挑战和机遇。

每个DRAM存储单元由一个晶体管和一个电容器组成,需要一起缩放以增加位密度。电容器使用金属-绝缘体-金属结构存储电荷。一个深孔内衬一个薄的金属底部电极,通常由氮化钛制成。然后,沉积一薄层高k绝缘介电材料。最后,沉积第二个金属电极(见图1)。

图1:DRAM的原理图,显示一组晶体管(下)和高电容(上)。

电容纵横比缩放

存储电容器的电荷与深孔内外表面的表面积成正比。孔的高度与直径之比为纵横比。存储单元的2D缩放会导致直径缩小,为了保持足够的表面积和电荷,纵横比必须增加。为了继续2D缩放,芯片制造商不断压缩电容器直径,这将纵横比推向了极限。

虽然这是一个实用的想法,但这种方法正在突破传统图案制作技术的物理极限。具体地说,电容器孔由非晶多晶硅制成的牺牲硬掩模定义,该牺牲硬掩模被蚀刻通过,从而形成模板,以便随后蚀刻到厚模具中,从而形成越来越窄的电容器孔。

当高能离子腐蚀电容器的空穴时,它们也会腐蚀掉硬掩膜。宽高比越高,在电容器孔完全形成之前,硬掩膜被侵蚀的风险就越大,这将破坏芯片。

降低这种风险的一种方法是增加硬掩膜厚度,但这也会产生问题。较高的硬掩模加上较窄的电容孔的纵横比使得完成蚀刻和去除所有蚀刻副产物变得越来越困难。这些副产品可能导致扭曲、弯曲、蚀刻不足和其他物理缺陷(见图2)。

图2:扩展DRAM电容的典型挑战示意图。

DRAM制造商真正需要的是一种密度更高、更硬的掩模材料,这种材料的腐蚀速度比下面的电容器模具慢得多。这种更薄的硬掩模可以进行更深的蚀刻,同时去除副产品,以获得深度均匀匹配的完美圆柱形和直形电容器孔。

外围电路扩展

继续缩小DRAM的第二个机会是缩小外围电路区域的尺寸,该区域由围绕DRAM单元阵列的逻辑晶体管和互连线组成(见图3)。如果内存单元扩大,但外围电路没有扩大,然后外围零件在模具尺寸中所占的比例逐渐增大。逻辑很重要:它有助于确定当今高速DDR4和新兴DDR5 dram的性能和功耗。每一条连接逻辑晶体管和电池区域的金属线都需要被绝缘介质材料包围,以防止电信号之间的干扰,而这种介质的厚度是影响缩放的另一个关键因素。在过去的25年里,DRAM制造商一直使用两种硅氧化物中的一种——硅烷和四乙氧基硅烷(TEOS)——作为介质材料。

图3:DRAM单元阵列、外围逻辑晶体管和互连布线的示意图。

如今,DRAM制造商正面临着约20年前尖端逻辑制造商所面临的介质缩放挑战。超过某一点,电介质变薄使金属线如此接近,电容耦合增加。因此,设备的功耗增加,性能下降,过热和潜在的可靠性问题。在逻辑缩放方面,解决方案是新的铜低k互连。在DRAM中,现在需要一种新材料,使金属线更紧密地放置在一起,而不会造成信号干扰。

新材料研究

这些DRAM缩放材料工程上的挑战——包括设计硬掩模和绝缘介质——一直是密集研究的主题。在我的下一篇博客中,我将讨论应用材料公司一直在开发的新材料,以帮助DRAM制造商扩展他们的产品路线188金宝搏备用网址图,以满足世界对廉价高性能DRAM日益增长的需求。

收到更新在您的收件箱!

现在订阅

想参加讨论吗?

添加新注释:*

你也可以填这个类型请直接与我们联系,我们会尽快回复您。