在2D缩放方面的突破

188金宝搏备用网址应用材料有介绍了材料工程的突破:选择性钨沉积。

在极紫外光刻技术中,特征尺寸的缩小加剧了关键的第一级连接晶体管和芯片中其他线路的接触电阻。这已经成为持续2D缩放的基本挑战:随着互连线变得更薄,电阻增加。该行业需要新材料和材料工程技术,以提供新的方法来扩大规模。

正如我在我的以前的博客,晶体管接触是在更小的通孔中形成的,在通孔中形成氮化钛衬垫屏障和钨成核层,然后填充钨接触金属。衬里阻挡层能够粘附在通道侧壁上,而成核层则允许大面积钨生长。在我的上一篇博客中,我用了一个比喻来画一个木栅栏:先涂一层底漆,然后再涂一层薄的,第一层涂的是厚的,第二层涂的是平滑的,没有剥落(见图1)。

图1:Applied的选择性钨(W)工艺技术消除了对氮化钛(TiN)衬垫屏障的需求,因此整个触点通道里可以填充导电金属。

这种已有几十年历史的方法已经成为持续2D缩放的关键挑战,因为尾管屏障无法缩放,使得每个连续节点留给钨导体金属的空间更少。钨导体越薄,电阻就越高。

在7nm的铸造节点处,接触孔直径约为20nm。衬里阻挡层和成核层约占通孔体积的75%,只剩下约25%的钨。不断增加的电阻抵消了拥有更多更小更先进的晶体管的性能潜力,而且随着过孔在5nm节点及以上继续收缩,这个问题只会变得更糟。

为了解决持续2D缩放和PPAC的瓶颈,Applied公司开发了一种称为选择性钨沉积的突破,为芯片制造商提供了一种构建晶体管触点的全新方式。新工艺使芯片制造商能够消除衬垫屏障和成核层,并有选择地用低阻钨填充整个通道口。Applied的新选择过程就像原子尺度的3D打印(见图2)。

传统的方法
金属体积因内层阻挡层和成核层而减小
有选择性的过程
金属体积最大限度地使用自下而上的增长
图2:选择性钨工艺从底层金属自下而上生长,实现无空隙和无接缝缝隙填充,而不需要传统钨CVD所需的覆层。

选择性沉积是由新的Endura®Volta™选择性钨CVD系统。这是一种集成材料的解决方案,晶圆片通过多个高真空室,比洁净室本身要干净很多倍。原子水平表面处理应用于薄片清除所有杂质原子水平,和钨原子通过只选择性地坚持的底部,然后通过自下而上的填补没有分层,空洞或接缝可以产生负面影响功耗,性能和产量(参见图3)。

图3:Endura®平台上的集成材料解决方案允许晶圆在不打破真空的情况下进行多次加工。这种原始的工艺环境对于实现选择性钨沉积至关重要。

其结果是与更大体积的钨接触,并与底层金属形成干净的金属-金属界面,从而显著降低接触电阻。消除电阻瓶颈使电子更容易流动,从而提高设备的功率和性能。

在大批量生产中应用这种高精度工艺是材料工程的一大壮举。考虑到每个接触点的宽度只有人类头发丝的千分之一,每个模具上有数千亿个接触点,也就是说每个晶片上有超过100公里的钨丝接触线。

在大批量生产中,集成材料解决方案是实现沉积精度和可靠性的关键。该技术解决了钨沉积的难题,该难题已经困扰了整个行业30多年。

用于选择性钨沉积的新型Endura系统已被全球多家领先客户使用,并将继续进行几代2D结垢。

188金宝搏备用网址应用材料公司认为,选择性处理(包括沉积和去除)将是持续2D缩放和3D结构的关键,这将为位和晶体管的密度缩放增加一个新的维度。

请继续关注我的下一篇也是本系列的最后一篇博文,我将讨论用于选择性钨的新Endura系统如何扩展Applied的选择性加工组合——一组创新技术,允许芯片制造商以全新的方式创建、塑造和修改材料,以实现PPAC的持续进步。

在您的收件箱中接收更新!

现在就订阅

想参加讨论吗?

添加新评论:*

你也可以填一下这个形式直接与我们联系,我们会给您答复。