晶体管按接触电阻缩放门控

在应用188金宝搏备用网址材料公司,我们正与客户密切合作,帮助他们解决人工智能时代的半导体设计和制造挑战。

几十年来,该行业一直依赖于经典的2D缩放来同时提升功耗、性能和面积/成本(PPAC),但现在这种做法变得更具挑战性。

EUV光刻技术的出现帮助克服了一些2D缩放的挑战,但同时也暴露了其他随着晶体管特征尺寸缩小而变得越来越关键的问题。在这个博客中,我将探索接触电阻的问题,并解释为什么它正在成为晶体管功率和性能扩展的一个日益严重的障碍,以及为什么需要在材料工程方面取得突破。

触点是连接晶体管和芯片中其他线路的第一级和最小一级线路之一。一旦栅极激活晶体管进入“开”状态,触点就帮助驱动电子穿过通道(见图1)。

图1:晶体管、触点和互连线的闭合图。

多年来,晶体管的触点是通过在电介质层中创建通孔,在通孔上包覆衬里阻挡层和成核层,并在通孔的剩余部分填充钨(W)而形成的,钨是电阻率低的首选接触金属。

衬里阻挡层通常由氮化钛(TiN)组成,能够很好地粘附在孔口的侧壁上,防止分层和孔洞等缺陷。因为钨不能自然地在锡上生长,所以在W体填充之前沉积了一个W形核层。锡班轮和W成核层就像一个模子,定义了空间W联系(见图2)。虽然这通过模具占据了大部分的空间,它并没有进行电子,因为它的阻力远远高于批量的W。

图2:带有衬层和成核层的常规钨沉积。

随着EUV光刻的出现,联系通孔可以继续缩放。但接触电源和性能正在击中墙壁:“模具”现在占用比接触金属更多的体积,接触电阻正在增长(见图3)。没有接触金属沉积的突破,没有有益缩小:晶体管就像在高峰时段交通中卡住的公式1赛车。

图3:当接触的直径通过收缩,电阻增加和性能减慢。

在我的下一篇博客中,我将描述一些应用材料开发的技术来缓解接触电阻瓶颈,以及为什么需要更多的工作来实现新的收缩188金宝搏备用网址方法。

在您的收件箱中接收更新!

现在订阅

想参加讨论吗?

添加新评论:*

你也可以填一下这个形式直接与我们联系,我们会给您答复。